PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-016782

(43)Date of publication of application: 21.01,1992

(51)Int.Cl.

GOTR 31/28

(21)Application number: 02-122494

(71)Applicant : FUJITSU LTD

(22)Date of filing:

11.05.1990


(72)Inventor: KOBAYASHI NOBORU

(54) METHOD AND APPARATUS FOR TESTING LSI

(57) Abstract:

PURPOSE: To achieve the enhancement of the testing efficiency of an LSI containing a sequence circuit by retroractively tracking the propagation of the trouble in the LSI and automatically specifying a part where trouble is generated in the first place.

CONSTITUTION: A test pattern system of predetermined length is inputted to the usual input terminal 22 of an LSI 2 having a scan pass circuit 21 to perform a function test and, when an output error is generated at the point of time when a certain test pattern is inputted, an internal state is read through the scan pass circuit 21 to be compared with an expectation value and a function test inputting the same test pattern system up to the patterns and this side by one from the number of patterns of the previous time is repeatedly performed when there is an internal state error until the internal state error is not generat ed and, from the obtained propagation state of the internal state error, a trouble place is specified. By this method, a part where first trouble is generated can be automatically calculated.



⑩日本園特許庁(JP)

⑩特許出願公開

◎ 公開特許公報(A) 平4-16782

Solnt. Cl. 5

識別記号

广内整理番号

❸公開 平成4年(1992)1月21日

G 01 R 31/28

6912-2G G 01 R 31/28

C.

審査請求 未請求 請求項の数 2 (全7頁)

❷発明の名称

LSI試験方法とその試験装置

②特 頭 平2-122494

❷出 願 平2(1990)5月11日

②発明者 小

登

神奈川県川崎市中原区上小田中1015番地 富士涌株式会社

内

⑩出 顋 人 富士通株式会社

林

神奈川県川崎市中原区上小田中1015番地

@代理人 弁理士 井桁 貞一

明 細 響

1. 発明の名称

LSI試験方法とその試験装置

2. 特許請求の範囲

1. スキャンパス関路(21)を有するLSI(2)の通常の入力端子(22)に所定長のテストパターン系列を入力して機能試験を行い、あるテストパターン入力時点で出力エラーが発生した場合は、該スキャンパス関路(21)を介して内部状態を読出して期待値と比較し、内部状態エラー有りの場合の関ロパターン数より一つ手前のパターンをでの関ーテストパターン系列を入力する機能試験を内部状態エラーが発生しなくなるまで織り返して行い、得られた内部状態エラーの伝播状況から故障筋がを特定することを特徴とするLSI試験方法。

2. 再試験要求信号が入力すると前回試験時の テストパターン系列よりも1パターン手前までの テストパターン数による再試験を指示する解御部 (11)と、 指示された前配パターン数のテストパターン系列を被試験 ESI(2) の通常の入力端子(22) に順次供給すると共に、それぞれのテストパターンに対応する出力パターンの期待値を出力比較部(13) に供給するテストパターン発生部(12)と、

前記被試験 LSI(2) の出力パターンと前記期 待値とを比較して出力エラーを検出したら一回目 の再試験要求信号を出力する前記出力比較部(13) と、

前記指定パターン数のテストパターン系列の供給が終了するたびに、スキャンパス回路(21)を介して前記被試験 LSI2の内部状態を出力させるスキャン制御部(14)と、

前記出力した内部状態を対応する内部状態期待 値と比較して内部状態エラーが発生した場合には 二回目以降の再試験要求信号を出力する内部状態 比較部(15)とを有することを特徴とするし5 1 試験装置。

排開平4-16782(2)

3. 発明の詳細な説明

(概 要)

スキャンパス回路を備えたLSIの試験方法と その試験装置に関し、

通常入力端子から入力される機能試験のテストバターンとスキャンパス回路による内部状態を読出し法を用いて、順序回路よりなるLSIの内部の故障箇所を自動的に特定するLSIの試験方法を提供することを目的とし、

ンパス法によって検査する。

スキャンパス法で試験する場合には、試験装置 がランダムパターンに近いテストパターンを自動 発生して行う。最近の数万ゲート以上の超し51 においては、フリップフロップの個数が数千個に

(産業上の利用分野)

本発明は、スキャンパス回路を備えたしSIの 試験方法とその試験装置に関する。

半導体技術の急激な発展により、LSI又はV LSIの無積規模が増大している。集積規模が大きくなるほどLSIの内部回路が設計速りに動作するか否かの試験が困難となり、検査に長時間を要するようになっきており、効率の良い試験方法が選まれる。

(従来の技術)

LSIの内部論理避路は大期すると組合せ図路 と順序回路とからなり、所望の機能を実現するために両者を異在して用いるの普通である。順序回路の代表的なものとしてフリップフロップがある。 この順序回路を含む論理回路の試験を容易にする ための検査容易化設計として、スキャンパス回路 を設けることが行われる。

適常、大規模しSIの出荷試験等で大量の被試験しSIを短時間で検査する場合は、まずスキャ

も及び、スキャンインするパターンのビット数が多くなるため、パターンの組み合わせの数が膨大なものとなり、これらの全てのパターンについてスキャンパス法で検査することは困難になってきている。

そこで、出荷試験等の大量試験においては上記スキャンパス法により、ある程度の入力パターンでフリップの検査を行って展品を選別した後、当該LSIの使用状態で頻繁に入力される入力パターンに近いテストデータにより機能試験を行なっている。これは遺常の入力ピンから、テストパターン時系列で順次入力し出力ピンからの出力パターンを期待値と比較することによって敬障の有無を判定する検査である。

即ちスキャンパス法で良品となったものについて、さらに入力ビンから適常使用状態に多用される試験パターンを印加して出力パターンを調べる 機能試験を行っている。

特期平4-16782(3)

(発明が解決しようとする課題)

この機能試験では、LS1の実際の動作時に多 用される試験パターンを通常動作時に用いる入力 囃子から入力して通常の出力端子からの出力パタ ーンを期待値と比較して検査する。しかしLSI が内部記憶素子(フリップフロップ)を有する順 序回路の場合は、その除点の入力パターンによっ て出力パターンが一意に定まらず、その時の内部 状態に依存する。そしてこの内部状態はその時点 までに入力されたパターン探列によって定まる。

しかし、順序回路を含む納理回路においてテストの期待値に対してエラーが発生する場合、内部のフリップフロップによる遅延のため、故障素子にアクセスするバターンは、出力エラー検出時に入力されたバターンの数~数十パターン前の入力パターンによるものであることが大部分である。

例えば、故障部分の素子をイネーブルとするフ ラグをテストパターンでセットしても、その国路 をアクセスするテストパターンが入力されかつ故 障素子を遺場して出力端子まで伝播してこないと、

スキャンパス面路21を育するしSI2の通常の 入力端子22に所定長のテストバターン系列を入力に 点で最かれた。あままれた場合は、該スキャン人力は 点で出力エラーが発生した場合は、該スキャンと 表の路21を介して内部状態を続出して期待値パターン 表の部状態エラーをの場合は前面パターンを 数より一つ手前のパターンまでの同一テストーが 数より一つ手前のパターンまでの同一テストーが 発生しなくなるまで繰り返して行い、得られた内 部状態エラーの伝播状況から故障箇所を特定する ことを特徴とする本発明のしSI試験方法、

または、

再試験要求信号が入力すると前回試験時のテストパターン系列よりも1パターン手動までのテストパターン数による再試験を指示する制御部11と、

指示された前記パターン数のテストパターン系列を被試験LSI2の通常の入力端子22に順次供給すると共に、それぞれのテストパターンに対応する出力パターンの期待候を出力比較部13に供給するテストパターン発生部12と、

出力パターンにはエラーとして現れてこない。 従ってエラーしたパターンからは誤りの原因は何 であったかを判定することは非常に難しい。

このため発生したエラーパターンだけから故障 部分を特定することが困難であり、従来はエラー パターンの前後の入出力パターンを含めてチェッ クして故障留所を推定していた。この方法では時 間がかかり効率が悪く、また故障箇所を正しく特 定できないという問題点があった。

本発明は上記問題点に鑑み制出されたもので、 通常入力端子から入力される機能試験のテストバ ターンとスキャンパス団路による内部状態を読出 し法を用いて、順序回路よりなるしSIの内部の 故障簡所を自動的に特定するLSIの試験方法を 提供することを目的とする。

(課題を解決するための手段)

第1圏は本発明のLSI試験方法およびその試験装置を示す図である。

上配問題点は第1図に示すように、

前配機試験LSI2の出力バターンと前記期待値とを比較して出力エラーを検出したら一回目の 輝試験要求信号を出力する前記出力比較部13点、

前配指定パターン数のテストパターン系列の供給が終了するたびに、スキャンパス回路21を介して前記被試験 LS [2の内部状態を出力させるスキャン制御部14と、

前記出力した内部状態を対応する内部状態期待値と比較して内部状態エラーが発生した場合には二回目以降の再試験要求信号を出力する内部状態比較部15とを育することを特徴とする本発明のLS(試験装置。

により解決される。

(作用)

前側より一パターン短い間一入力パターン系列 を繰り返して入力し、この入力終了の部度、スキャンパスを介して内部状態を読出して異否を判定 することより、出力パターンにエラーが現れる時 点より前の内部状態を1ステップづつさかのほっ

特開年4-16782(4)

て知ることができる。

即ち例えばれー 1番目の入力パターン系列では 内部状態エラーがあり、1パターン前のエッラーが チェラーがあり、1パターンが前のエラーが 発生しな方式で、カー・1番目のパターン系列では内部エラーが 類別では内部エラーが初めて発生したことが 対象性によった。ことですっているので 対象性を表することができる。またで であると特定することがのできる。また であると特定することがのである。また であると特定することがのできる。また であると特定することが であると特定することが なばいるでは、カナン系列を1パターンが を はいるであると ながら なができる。 なができる。 などできることが などできる。 などできる。 などできる。 などできる。 などできる。 などできる。 などできる。 などできる。 などののることができる。 などののることができる。

〔寒旌侧〕

以下添付図により本発明の実施例を説明する。 第1図は本発明のLS!試験方法およびその試験 装置を示す図、第2図は本実施例が対象とするL S!の内部回路を示す図、第3図は試験方法を示

あり、海試験要求信号が入力すると前囲試験時の チストパターン系列の異さよりも1パターン類い パターン数での試験を指示する。2 はテストパタ ーン発生部で、制御部員から指示された前記パタ ーン数のテストバターン系列を被試験し5 [2の 入力部に順次供給すると共に、それぞれのテスト パターンに対応する出力パターンの期待値を出力 比較部13に供給する。13は出力比較部で、被試験 1512の出力部からの出力バターンと前記チス トパターン発生部12からの正しい期待値とを比較 し、出力パターンと終出力パターンに対応する期 待値とが一致しないという出力エラーを検出した ら、一国目の再試験要求信号を制御部11に送出す る。14はスキャン制御部で、通常入力端子22から の上記指定パターン数のテストパターン系列の入 力が終了した後に、彼試験LSI2のフリップフ ロップにシフトクロックを印加してスキャンパス 囲路21を介してフロップフロップの論理値からな る内部状態データを逐次出力させる。

15は内部状態比較部で、スキャンパス回路21か

すフローチャート、第4図は故障箇所の特定性を 説明するための図である。なお全図を通じて同一 符号は同一対象物を示す。

第2図において、しSI2の論理画路は、複数の並列入力端子22および並列出力端子23とを短問し、4つの組合せ画路31~34とこれらの組合せ画路間に設けられて通常のバスを形成される6個のフリップ41~46とから構成されて入りを一と対した。一次では現れるものとする。そしたででのより、選子23に現れるものとする。そして、2回路21には来来では、通常動作クロックは以来がカーンの場合はスキャンがはかり、、通常動作クロック端子53に印かると各フリップ・プ41~46はシフトレジスタ動作を行って、その保持値をスキャンであるかり、加速大出力するように構成されている。

第1 図において、1 は関ーテストバターンで繰り返し試験を行うように各部を制御する解御部で

ら出力した内部状態データを内部状態期待値と比較して内部状態エラーが発生した場合には二回目 以後の再試験要求信号を制御部員に送出する。

16は内部状態期待値ファイルで、予め故障シュ ミレーションにより求められた各長さのテストパ ターン入力に対する内部状態の期待値(全フリッ プフロップの論理値)が格納されている。

17は内部状態エラーファイルで、検出された内部状態エラーのエラーパターンを格納しておき、 故障箇所の解析に用いるためのものである。

18 は出力エラーファイルで検出された出力エラーのエラーバターンを格納しておくものである。

次に、第3回の試験手順を示すフローチャート により上記構成になる試験装置を用いた本発明の LSI試験方法を説明する。

X n はチストバターン系列における n 署目の入 カテストパターン、S n , Y n はその時点に対応 するし S l の内部状態(フリップフロップの値) および出力パターンである。

のまず被試験LSI2の通常入力端子22に所定

持開平4-16782(5)

長のチストバターン系列X: ~X*を供給して避 常の機能試験を行う。

② 通常機能試験の途中のテストバターンX n まで入力した時点で、出力パターンY n が期待値と異なるという出力エラーを出力比較部が検出したものとする。

②すると出力比較部13は一回景の再試験要求信号を制御部11に送出するので、制御部11は試験を存止する。

④そして鬱御部11の制御によりテストパターン 発生部12は前回より1パターンだけ短い同一テストパターンX、~X...、を順次被試験LS1の通常入力端子に入力して再試験を行う。この試験が終了した時点では出力パターンにはエラーは現れない。

®次に、制御部員はスキャン制御部14にスキャンアウト指令を出力して、フリップフロップの個数分のビット数からなるシフトクロックを全フリップフロップに供給し、スキャンパス回路を通じて全てのフリップフロップの論理値をスキャンア

ウト端子から内部状態比較部15に読み出す。内部 状態比較部15はN-1番目ビットまでの入力バタ ーン系列に対する内部状態期待値を内部状態期待 値ファイル16から読出し、スキャンアウト端子か らの値と比較する。

⑥そして内部状態データが期待値と異なって内部状態エラーが発生している場合は、内部状態比較部15は制御部11に対して二回目以降の再試験を指示する再試験要求信号を送出する。

②すると制御部11は椭圆試験よりよりよつ短い N-2番目のパターンまでのデストパターン系列 をテストパターン発生部12から被試験LSI2の 通常入力端子に遂次入力させた後、⑤スキャンア ウト指令を出しその時点での内部状態を内部状態 比較部15に出力させる。内部状態比較部は前国と 関様に内部状態制定を行う。

以上の手順を内部状態エラーが発生しなくなるまで繰り返す。

次に以上の試験結果が格納されている内部状態 エラーファイル17と出力エラーファイル18もとに

このように機能試験のバターンを使って、故障 箇所を特定することが可能となる。

以上裁明したように本発明の試験装置および試験方法により、順序回路を含むLSI 論理回路における故障部分を、通常の機能試験パクーンを用

いて自動的に特定することが可能となり、テスト の効率を向上させることができる。

(発明の効果)

以上説明した如く、本発明によれば、通常入力 端子から機能試験のテストパターンを1 パターン ずつ減らして検り返し入力し、その都度スキャン パスを介して内部状態エラーを調べることによっ て、LSI内部における故障の伝播をさかのぼっ て追跡し最初に故障が発生した部分を自動的に特 定することが可能となり、順序回路を含むLSI の試験の効率化を速成することができる。

4、 図面の簡単な維明

第1回は、本発明のLSI試験方法およびその 試験装置を示す頭、

第2回は、本発明の試験が適用されるLSIの 函路図、

第3図は、本発明の試験手順を示すフローチャ ート、

特閒平4-16782(6)

第4図は、故障箇所の特定法を説明するための 図、

である。

圏において、

11…試験装置の制御部、12…デストパターン発生 部、 13…出力比較部、

14…スキャン側御部、・15…内部状態比較部、

16---内部状態期待値ファイル、

17…内部状態エラーファイル、

18…出力エラーファイル、


2 ----被試験LSI、 21---スキャンパス回路、


31~34~組合せ回路。 41~46~~フリップフロップ(記憶素子)

である.


代理人 弁理士 井 桁 真 一













本発明の試験手根を示すフローチャート 第3 囱

特勝平4-16782(7)



エラー対応表 (a)



内部状態 Sn-2のエラーバターンによる故障個所の特定 (b)

故障量所の特定法を説明するための回 第 4 図